### MANUFACTURE OF MOS TRANSISTOR

Patent number:

JP60127761

Publication date:

1985-07-08

Inventor:

**FUSE HARUHIDE** 

Applicant:

MATSUSHITA DENKI SANGYO KK

Classification:

- international:

H01L29/78

- european:


Application number:

JP19830236683 19831215

Priority number(s):

### Abstract of JP60127761

PURPOSE:To form a MOS transistor of LDD structure with good controllability by sequentially forming a gate oxide film, a gate electrode and a nitride film on a substrate formed with a separating region, forming a gate pattern on the nitride film, selectively oxidizing the gate electrode, and forming a gate electrode having a tapered edge. CONSTITUTION: An oxide film is formed by selectively oxidizing on a P type silicon substrate 1, and a gate oxide film 2 is formed thereon. A thin tungsten silicide film 11 to become a gate electrode is accumulated on the overall surface from above, the upper surface is oxidized to form an SiO2 film 12, a nitride film 13 is accumulated, and the thin film is allowed to remain on the gate. Then, a selective oxidation is performed to form an oxide film 14, the oxide film is removed with wet etching which contains fluoric acid, with the nitride film as a mask the remaining thin film silicide is etched by anisotropic etching, and a gate electrode 15 having a taper is formed. Subsequently, the nitride film is removed, As ions are then implanted, a heat treatment is performed, thereby forming an MOS transistor having a drain of LDD structure.



Data supplied from the esp@cenet database - Worldwide

⑩日本園特許庁(JP)

⑩特許出願公開

# 母 公 開 特 許 公 報 (A) 昭60-127761

@Int,Cl.1

識別記号

庁内整理番号

外1名

母公開 昭和60年(1985)7月8日

H 01 L 29/78 // H 01 L 29/60 8422-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

MOSトランジスタの製造方法

②特 顕 昭58-236683 会出 顕 昭58(1983)12月15日

母 発明 者

施玄

門真市大字門真1006番地 松下電器產業株式会社内

**砂出 顧 人 松下電器産業株式会社** 

門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男

明 細 書

1、発明 の名称

NOSトランジスタの製造方法

### 2、特許請求の範囲

(1) 半導体基板上にゲート組織膜を形成する工程前記ゲート組織膜上にゲート電極薄膜を形成する工程,耐酸化性薄膜を選択的に形成する工程,前配ゲート電極薄膜を所選の厚さにまで酸化する工程,前工程で形成された酸化膜を除去する工程,前配削酸化性薄膜直下部分を除く前配ゲート電極薄膜をエッチングする工程・上部よりソースおよびドレインを形成するペイオンの打ち込みを行なり工程を少なくとも含むことを特徴とするMOSトランジスタの製造方法。

(2) 耐酸化性薄膜を窒化シリコン膜とすることを 特徴とする特許顕求の範囲第1項に記載のMOS トランジスタの製造方法。

(3) グート電極部膜を金属シリサイド部膜とする ことを特強とする特許請求の範囲第1項に記載の MOSトランジスタの製造方法。 (4) ゲート電極材料を多結晶シリコン源膜とする ことを特徴とする特許論求の範囲第1項に記載の MOSトランジスタの製造方法。

### 3、発明の詳細な説明

産業上の利用分野

本発明は、半導体集積回路(以下LSIという) 特に高密度LSIに用いる微細素子の製造方法に 関するものである。

従来例の構成とその問題点

MOSトランジスタの微細化に伴ないドレインの電界が強くなる為LDD(gightly Doped Drain-source) やDD(Double Diffused Drain) 構造を使用せざるを得なくなっている。 従来このLDD構造を形成する為の1例を第1図に沿って説明する。

第1図を化おいて1はP型のシリコン紙板、2は ゲート酸化膜、3は多結晶シリコンのゲート電極、 4は低濃度部のソースドレインの為のロ型イオン ピーム、6がソース及びドレインである。5は酸 化膜分離である。bの工程ではての高温堆積酸化

### 特開昭60-127761 (2)

殿 形成する。 この腹を異方性ドライエッチング によりエッチングして、c工程Bのサイドウォールを形成する。その後9のn型不能物イオン注入 により10のソースドレインをLDD構造とする。

しかしながら上記の例では、高福堆積酸化膜が一般的に堆積レートが遅いことと、第1 図 c 工程とするドライエッチング時に、終点を均一性よく制御することが難しく、ソースドレイン表面に結晶欠陥が生じやすくなる等の問題点を有している。さらには、サイドウォールの編を均一性良くパターンを出すことにも問題があり、高密度1 S I をつくる上で困難であった。

ところで、水発明者等はゲート電極を選択酸化することによりゲート電極の端部に均一性良くデーバを形成できることを見出し、その結果、1回のイオン注入でLDD構造のMOSトランジスタを形成できることを見出し、その結果高密度LSIに利用できることを見出した。

### 発明の目的

本発明は、とのような従来の問題に纏み、LD・

D 構造の M O S ト ヲ ン ジ ス タ を 制 側性 良 く 形 成 する 方 法 の L S I の 製造 方 法 を 提 供 する こ と を 目 的 と する。

### 発明の構成

本発明は、シリコン | 払板に分離倒収を形成した 後に、ゲート酸化膜,ゲート電極を形成し、その上に電化膜を形成し、この窒化膜にゲートパターンを形成する。その後避択酸化によりゲート電極 | 以外の部分の電極材料の一部を酸化し、エッチングする。この後、窒化膜をマスクとして異力性のエッチングを行ない、テーパ状のエッジをもつゲート電極を形成する。そして窒化膜除去後ソースドレインを形成する不鈍物イオンをイオンは入ることにより制御性良くしDD 構造を形成できるものである。なおゲート電極には、多結品シリコンや金属シリサイドが適当である。

#### 実施例の説明

第2図は本発明の第1の実施例におけるLDD 構造のMOSLSIの製造工程を示す。説明を容 易にする為、従来例と共通の構成要素の番号は、

第1図と同じにしてある。以下第2図の工程図に 沿って説明を行なり。

正程 a は、P型(100)シリコン基板に選択 酸化により600 n m の酸化膜形成を行なう。 その上に20 nm のゲート酸化膜2を w e t 酸化に より形成を行なった。その上からゲート電極とな るタングスサンシリサイド薄膜11を200 nm 全面に堆積を行なった。その上を100 nm 酸化 しSiO<sub>2</sub> 12を形成し100 nm の空化膜13を 堆積し、写真食刻法によりこの薄膜をゲート上に 残した。このときのゲート長は1.5 μm で形成し

次にり工程では、300mmの選択酸化を施こし酸化膜14を形成した。との酸化膜を邦酸を含む酸式エッチングで徐去したのち、窒化膜をマスクとして異方性エッチングにより残留した薄膜シリサイドをエッチングし、0工程に示す形状を形成しテーパをもったゲート電便15を形成した。ここで形成されたテーパのゲート電便は、4工程におけるイメン注入時に、ソースドレインのゲー

ト電標近くのソースドレインの過度がゆるやかに 低下し投くなる効果をつくる。

d 工程において窒化膜を除去後 As イオンを60 keVの加速エネルギーで4×10 <sup>15 cm-2</sup> イオン 住入し、950℃30分の燃処理を施こすことに よりLDD 構造のドレインをもつ MOSトランジ スタを形成した。

以上のように本実施例によれば、ゲート電極1 t の材質をタングステンシリサイドとしたが、ポリシリコンやその他の金属シリサイド例えばモリブデンシリサイド等についても酸化雰囲気中で 8102 となるので、タングステンシリサイドと同様に用いるととが可能である。

# 発明の効果

本発明により作成した NOSLSIは、LDD の の 部 の 複 度 勾配 の 物 一 性 が 高 い。 その パラッキ は チャンネル 長の パラッキ に 左 る 為、 恋 子 の シキ イ 電 圧 (以下 V 、 と 配 す )の パラッキ が、 LDD の 均 一 性 と なって あらわれる。 従来 法 の サイド ゥャール 法 に より 作成 し た もの は 1 枚 の 3 インチゥ

特開昭60-127761(3)

エハ中で V: が約 0.5 V において、 oが 0.036 V であったのに対して本発明法により作成したチャンネル長 1.2 AR の 協制 M 0 S 聚子は、 oが 0.022 V と、改善され再現性均一性のいずれも高い高密度 L S I を実現できるものである。

# 4、図面の簡単な説明

第1図a~cは従来のサイドウォール形成法により作成するLDDMOSトワンジスタの製造工程断面図、第2図a~cは本発明の実施例のMOSLSIの製造工程断面図である。

1 ……シリコン話板、2 ……ゲート酸化膜、 1 1 ……ゲート電極薄膜、1 3 ……耐酸化膜(空 化膜)、1 8 ……イオンビーム、1 7 …… L D D 構造ソースドレイン。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

